AWS FPGA shell中的DDR控制器中出现System Verilog警告。

0

【以下的问题经过翻译处理】 我在运行设计的测试时从DDR控制器中看到以下系统Verilog警告。程序包括以下目录和命令:

目录=aws-fpga/hdk/cl/developer_designs/cl_xxx/verif/scripts 命令=make TEST=<testname>

以下是警告。这会防止您稍后在F1实例上运行FPGA AMI映像吗?

WARNING: [VRFC 10-2821] generate block is allowed only inside loop and conditional generate in SystemVerilog mode [/home/centos/src/project_data/aws-fpga/hdk/common/shell_v04261818/design/ip/ddr4_core/rtl/controller/ddr4_v2_2_mc_ecc_fi_xor.sv:125]WARNING: [VRFC 10-2821] generate block is allowed only inside loop and conditional generate in SystemVerilog mode [/home/centos/src/project_data/aws-fpga/hdk/common/shell_v04261818/design/ip/ddr4_core/rtl/controller/ddr4_v2_2_mc_ecc_fi_xor.sv:125]

profile picture
EXPERTO
preguntada hace un año17 visualizaciones
1 Respuesta
0

【以下的回答经过翻译处理】 警告信息指示在System Verilog代码中使用了一个生成块,该块在循环或条件生成语句之外。要解决此警告问题,您可以将生成块移动到循环或条件生成语句中,或删除不必要的生成块。

为了解决这个警告问题,请您尝试以下步骤:

  • 检查警告信息中提到的行号,以定位代码中的生成块。
  • 确定生成块是否对代码的功能有所要求。如果不需要,您可以将其删除。
  • 如果需要生成块,请确定循环或条件生成语句的位置。
  • 将生成块移动到循环或条件生成语句中。
  • 保存代码更改,并重新编译以验证是否已解决警告信息。
profile picture
EXPERTO
respondido hace un año

No has iniciado sesión. Iniciar sesión para publicar una respuesta.

Una buena respuesta responde claramente a la pregunta, proporciona comentarios constructivos y fomenta el crecimiento profesional en la persona que hace la pregunta.

Pautas para responder preguntas