1 Resposta
- Mais recentes
- Mais votos
- Mais comentários
0
Hi
Each DRAM interface is accessed via an AXI-4 interface - AXI-4 (CL Master and DRAM controller is slave) – 512-bit AXI-4 interface to read/write DDR. For RTL/HDK development, the cl_dram_dma is a starting point. Please refer to the AXI4 spec for guidance on how to do burst transfers. https://www.xilinx.com/products/intellectual-property/axi.html#overview
Thanks
Kris
respondido há 5 anos
Conteúdo relevante
- Por que minha instância Linux do EC2 está entrando no modo de emergência quando tento inicializá-la?AWS OFICIALAtualizada há 10 meses
- AWS OFICIALAtualizada há 2 anos
- AWS OFICIALAtualizada há um ano